三星正研发415mm×510mm面板级先进封装SoP

三星电子要与英特尔争夺特斯拉先进封装订单？

随着单体芯片大小触及光罩尺寸限制，现代超高性能芯片越来越依赖先进封装实现多个功能裸晶的聚合。而对于超大规模芯片系统而言，300mm直径的12英寸晶圆终将无法满足大规模高效率量产的需求，以更大面积的面板作为“舞台”的下一代先进封装正在蓬勃发展。

据报道，为与英特尔、台积电争夺超大规模芯片系统集成订单，三星电子正研发基于415mm×510mm尺寸长方形面板的SoP（System on Panel，面板上系统）封装，这是一项无需PCB基板和硅中介层、采用 RDL 重布线层实现通信的先进封装技术。

对于晶圆基先进封装而言，可容纳的方形芯片系统最大尺寸约为210mm×210mm，而415mm×510mm的面板则在放下一对这么大的系统之外还有富余空间。不过SoP封装也存在着大规模作业稳定性、边缘翘曲等一系列尚待解决的问题。

三星电子积极开发SoP的一个原因是希望与英特尔争夺特斯拉第三代数据中心级大型AI芯片系统的先进封装订单，这一芯片系统包含多个AI6芯片，初期预计由英特尔以EMIB衍生工艺实现集成。

面板级封装的优势与挑战

面板级封装是一种先进的半导体封装技术，与传统基于晶圆的封装方式不同，它使用更大的矩形面板。由于面板面积远大于晶圆，单次封装可以容纳更多的芯片，从而大幅提升单位时间内的产量，降低单位芯片的封装成本。

面板级封装支持将不同工艺节点、不同功能的芯片（如逻辑芯片、存储芯片、传感器等）集成在一起，满足高性能计算、人工智能、5G等领域的需求。面板级封装可以使用玻璃、有机材料或复合材料作为载体，具有更高的设计灵活性和成本优势。部分工艺还可以借鉴显示面板制造设备，例如曝光机、蚀刻机等，降低设备投资成本。

根据相关统计，全球面板级封装市场规模预计将从2023年的4.3亿美元增长至2033年的111.3亿美元，2024年至2033年的复合年增长率 (CAGR) 为38.60%。

当然，面板级封装发展也存在很多挑战，首先就是光刻挑战，目前大多数可用的光刻系统的曝光场大小有限，虽然大型基板可以使用较小场的系统通过拼凑几次曝光来图案化，但由于需要对不同的光罩进行多次曝光以及在拼接极限下出现故障的可能性，这会降低产量和生产率。为较小晶圆开发的光刻设备在用于数百毫米大小的面板时很难达到相同的精度和细节水平。

另外，大面积的曝光面也存在缺点，例如面板的翘曲和扭曲会影响覆盖、关键尺寸和均匀性。翘曲是新型单芯片和多芯片封装的主要问题。由于错位和处理困难，翘曲对晶圆分离、球体放置和 RDL 等工艺构成了严重威胁。严重的翘曲会降低可靠性，甚至可能导致破裂和分层等灾难性错误。

台积电将在2027年小批量生产面板级封装

今年4月，有报道称台积电第一代新封装方法将使用 310 毫米 x 310 毫米的基板。这比该芯片制造商之前试验的 510 x 515 毫米尺寸要小得多，但仍比传统的圆形晶圆提供更大的表面积。

知情人士表示：“台积电希望严格控制质量，他们决定首次测试应该从略小的方形开始，而不是像之前试验中那样采用更大的方形。将化学品均匀地涂覆在整个基板上尤其具有挑战性。”台积电正在努力加快开发速度，在中国台湾桃园市建设一条试点生产线，目标是在2027年左右开始小批量生产。

台积电采用截然不同的芯片封装方式，这将影响众多设备制造商的产品和研发路线图。多家芯片设备制造商已开始重新设计其设备，以适应新的封装形状，他们还需要确保新的形状和尺寸能够提供足够的边缘间隙，以便工具制造商能够开发能够有效安全地拾取和放置基板的搬运设备（例如机械臂）。

日月光此前证实正在建设一条采用 600 x 600 毫米基板的面板级芯片封装线，但后来得知台积电的起步尺寸较小时，决定在中国台湾高雄再建一条与台积电相同尺寸的试生产线。

此外，台积电曾探索与富士康旗下群创光电等显示器制造商合作的可能性，因为这些公司在处理方形或矩形基材方面更有经验。但在意识到显示器行业的精度标准和所需技能不足以满足先进的芯片封装工艺后，台积电决定独自行动。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。

想要获取半导体产业的前沿洞见、技术速递、趋势解析，关注我们！